SCALE: Framework Auto-Supervisionato per la Correzione Locale di DRV nei Nodi Semiconduttori Avanzati

SCALE, un nuovo framework, affronta il problema della correzione delle violazioni delle regole di progetto (DRV) nel place-and-route (P&R) locale per nodi semiconduttori sub-2nm. Con l'avanzare della tecnologia di produzione, la correzione tradizionale delle DRV incontra sfide dovute a complesse interazioni tra regole, geometrie di routing multi-strato dense e vincoli specifici delle fonderie. Sebbene i Large Language Models (LLM) abbiano mostrato potenziale nella scrittura di script EDA e nella documentazione, il loro uso nella comprensione di layout visivi rimane in gran parte inesplorato, poiché l'identificazione delle violazioni DRC da immagini di layout richiede un ragionamento geometrico accurato e competenze specifiche delle fonderie non presenti nell'addestramento generale dei VLM. SCALE incorpora una fase di generazione di layout auto-supervisionata, convertendo la geometria del layout multi-strato in testo strutturato, consentendo a un modello linguistico fine-tuned di ricostruire poligoni mascherati casualmente basandosi sul contesto BEOL circostante senza etichette di violazione. Durante l'inferenza, il modello genera layout corretti utilizzando prompt in linguaggio naturale. Questo framework è descritto in un articolo disponibile su arXiv (2607.21850).