Framework basato su LLM per il dimensionamento di circuiti analogici con equazioni interpretabili
È stato sviluppato un nuovo sistema per automatizzare la progettazione di circuiti analogici, utilizzando un modello linguistico di grandi dimensioni (LLM) che genera equazioni analitiche specifiche a partire da netlist di circuiti di base. Questo modello produce una funzione di dimensionamento Python dettagliata, collegando le dimensioni di ogni dispositivo a una chiara logica progettuale, migliorando l'interpretabilità rispetto agli approcci attuali. Include un ciclo di calibrazione deterministico che raccoglie parametri dipendenti dal processo da una singola simulazione del punto di funzionamento DC, con un sistema di feedback per correggere eventuali errori analitici. Il framework è stato testato con successo su circuiti da 8 a 30 transistor, inclusi vari progetti come uscite Miller-compensate a due stadi e classe AB complementari, su tre diversi nodi di processo: 40 nm, 90 nm e 180 nm. I benchmark hanno coinvolto valutazioni dell'opamp in classe AB rispetto a criteri specificati.
Fatti principali
- Il framework utilizza un LLM per derivare equazioni analitiche dalle netlist.
- Ogni dimensione del dispositivo è riconducibile a una specifica logica progettuale.
- Il ciclo di calibrazione estrae parametri dipendenti dal processo da una singola simulazione DC.
- Il feedback dell'errore di previsione compensa le imprecisioni analitiche.
- Validato su circuiti con 8-30 transistor.
- Le topologie includono Miller-compensata, specchio di corrente, folded cascode, Miller-compensata annidata e uscita classe AB.
- Testato su nodi di processo da 40 nm, 90 nm e 180 nm.
- I benchmark includono test di specifiche corrispondenti su opamp in classe AB.
Entità
—