Huawei afferma di raggiungere densità di chip a 1,4 nm entro il 2031 con un nuovo stacking 3D
Huawei ha svelato una nuova architettura di chip 3D chiamata LogicFolding, che secondo l'azienda può raggiungere una densità di transistor equivalente a processi a 1,4 nm entro il 2031 senza fare affidamento su strumenti litografici avanzati. Il design impila più chip verticalmente per aumentare la densità, bypassando la necessità della litografia ultravioletta estrema (EUV), a cui Huawei ha accesso limitato a causa delle sanzioni statunitensi. L'azienda ha presentato la tecnologia al 2025 International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA) a Hsinchu, Taiwan. Un ingegnere di Huawei ha dichiarato che l'approccio potrebbe aiutare a colmare il divario con leader globali come TSMC e Samsung. L'annuncio arriva mentre gli Stati Uniti continuano a limitare l'accesso della Cina a apparecchiature avanzate per la produzione di semiconduttori.
Fatti principali
- Huawei ha annunciato LogicFolding, un'architettura di chip impilati in 3D.
- Afferma di raggiungere una densità di transistor equivalente a processi a 1,4 nm entro il 2031.
- Non richiede strumenti litografici avanzati come EUV.
- Presentato al VLSI-TSA 2025 a Hsinchu, Taiwan.
- Mira a colmare il divario con TSMC e Samsung.
- Le sanzioni statunitensi limitano l'accesso di Huawei ad apparecchiature avanzate per la produzione di chip.
Entità
Istituzioni
- Huawei
- TSMC
- Samsung
- International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA)
Luoghi
- Hsinchu
- Taiwan
- China
- United States
Fonti
- Quartz —